ru.linux

 
 - RU.LINUX ---------------------------------------------------------------------
 From : Alexandra Kossovsky                  2:5030/97.400  03 Nov 2003  13:20:12
 To : Alexandr Molchevsky
 Subject : Re: Kylix крек
 -------------------------------------------------------------------------------- 
 

 FZ>>>     Как раз у _ассемблера_ undefined behavior быть не может. По
 FZ>>> определению.
 AK>> Вот только производители процессоров об этом определении не знают.
 AK>> Hапример, в mips'овских книжках сплошь и рядом написано, что при
 AK>> таких-то и этаких условиях результат UNDEFINED.
 AM>         А можно пару примеров в каких случаях там бывает undefined behavior?
 
 А самому посмотреть на www.mips.com религия не позволяет? Раз уж так
 интересно?
 
 Hу держи. Hайдено search'ем по pdf-ине (свободно доступной в инете).
 Если ты не можешь догодаться, что делают соответствующие инструкции --
 твои проблемы, объяснять не буду. Это, разумеется, только несколько
 примеров.
 
 CACHE
 The operation of this instruction is UNDEFINED for any operation/cache
 combination that is not implemented.
 The operation of this instruction is UNDEFINED if the operaation
 requires an address, and that address is uncacheable.
 The operation of the instruction is UNPREDICTABLE if the cache line that
 contains the CACHE instruction is the target of an invalidate or
 a writeback invalidate.
 
 ERET
 The operation of the processor is UNDEFINED if an ERET is executed in
 the delay slot of a branch or jump instruction.
 
 MFC0
 The results are UNDEFINED if coprocessor 0 does not contain a register
 as specified by rd and sel.
 
 TLBR
 The operation of the instruction is UNPREDICTABLE if the cache line that
 contains the CACHE instruction is the target of an invalidate or
 a writeback invalidate.
 
 WAIT
 The operation of the processor is UNDEFINED if a WAIT instruction is
 placed in the delay slot of a branch or a jump.
 
 ADD
 If either GPR rt or GPR rs does not contain sign-extended 32-bit values
 (bits 63..31 equal), then the result of the operation is UNPREDICTABLE.
 
 B
 Processor operation is UNPREDICTABLE if a branch, jump, ERET, DERET, or
 WAIT instruction is placed in the delay slot of a branch or jump.
 -- 
 Regards,
         Sasha.
 OKTET Ltd. (http://www.oktet.ru/)
 e-mail: sasha@oktet.ru (work) or sasha@sanechka.spb.ru (home)
 --- slrn/0.9.8.0 (Linux)
  * Origin: OKTET Ltd. (http://www.oktet.ru) (2:5030/97.400@fidonet)
 
 

Вернуться к списку тем, сортированных по: возрастание даты  уменьшение даты  тема  автор 

Тема:    Автор:    Дата:    Re: Kylix крек   Fedor Zuev   31 Oct 2003 19:06:54   Re: Kylix крек   Alexandra Kossovsky   31 Oct 2003 23:19:06   Kylix крек   Alexandr Molchevsky   01 Nov 2003 15:29:37   Re: Kylix крек   Alexandra Kossovsky   03 Nov 2003 13:20:12